MIG v3.2,Virtex-6 FPGA DDR2DDR3  – 在某些需要Master Bank的情况下,未启用Master Bank选择-Altera-Intel社区-FPGA CPLD-ChipDebug