MIG v3.2,Virtex-6 FPGA QDRII + SRAM  – 输出example_top.ucf缺少系统时钟周期约束并包含不正确的BUFR约束-Altera-Intel社区-FPGA CPLD-ChipDebug