MIG v3.2,Virtex-6 FPGA QDRII + SRAM – 输出example_top.ucf缺少系统时钟周期约束并包含不正确的BUFR约束Altera_wiki6年前发布100该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容