MIG v3.2 Virtex-6 DDR3 – 针对具有72位数据宽度的x8器件的设计失败，“ERROR：如果地址/控制和系统控制位于同一FPGA库中，则放置：899”