MIG v3.2,Virtex-6 FPGA DDR2 / DDR3 – 针对端口连接大小不匹配生成仿真警告Altera_wiki6年前发布80该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容