MIG v3.2,Virtex-6 FPGA DDR2 / DDR3  – 针对端口连接大小不匹配生成仿真警告-Altera-Intel社区-FPGA CPLD-ChipDebug