MIG v3.2,Virtex-6 FPGA DDR3  – 基于组件的设计错误地设置了ODT值-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容