MIG v3.2，Virtex-6 FPGA RLDRAMII – 有效配置，可避免-18，-25，-25E和-33器件发生tRC违规

问题描述

MIG v3.2 Virtex-6 RLDRAMII设计针对特定配置存在tRC违规。这些是实际的tRC违规行为，不容忽视。此答复记录详细说明了不会产生tRC违规的有效配置/频率范围。

解决/修复方法

-25个器件（最高400 MHz） -33个器件（最高300 MHz） -25E和-18个器件（全频支持） 所有576 Mb，-25个器件