MIG Virtex-6 FPGA DDR2 / DDR3 SDRAM  – 为什么DDR接口上的写入包含的数据多于用户界面请求的数据?-Altera-Intel社区-FPGA CPLD-ChipDebug