MIG v3.1，Virtex-6 DDR3 – 仿真测试平台（sim_tb_top.v）所需的更改，以跳过校准并避免内存溢出错误

问题描述

运行默认MIG输出仿真时，校准需要很长时间才能完成，并且可能会发生内存溢出错误。

＃sim_tb_top.comp_inst.mem_8_4.gen_mem [1] .u_comp_ddr3.memory_write：at 40733688.0 ps ERROR：内存溢出。使用数据xxxxxxxx001f0041写入地址00083e将丢失。

解决/修复方法

要解决这些长仿真时间，可以通过更改sim_tb_top.v模块中的参数来缩短校准算法。

参数SIM_INIT_OPTION =“NONE”;

参数SIM_INIT_OPTION =“SKIP_PU_DLY”;

参数END_ADDRESS = 32’h00ffffff;

参数END_ADDRESS = 32’h000003ff;