MIG v3.1,Virtex-5 – 使用Synplify Pro C-2009.03的Verilog设计在MAP中失败,错误:MapLib:1114Altera_wiki6年前发布240该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容