MIG v3.1,Virtex-5  – 使用Synplify Pro C-2009.03的Verilog设计在MAP中失败,错误:MapLib:1114-Altera-Intel社区-FPGA CPLD-ChipDebug