MIG Virtex-6 FPGA DDR2 / DDR3  – 仿真中可能会出现虚假内存模型违规-Altera-Intel社区-FPGA CPLD-ChipDebug