MIG v3.1,Virtex-6 QDRII + SRAM  –  MIG没有正确限制数据读取组库选择,这可能导致“错误:放置:MAP期间的906”-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG v3.1,Virtex-6 QDRII + SRAM – MIG没有正确限制数据读取组库选择,这可能导致“错误:放置:MAP期间的906”

问题描述

Virtex-6 QDRII + SRAM设计要求数据读取组遵循以下存储库选择规则:

这些错误是准确的,因此必须选择不同的库。

解决/修复方法

要解决此问题,请重新生成QDRII +设计,并在MIG工具中选择存储区时手动遵循上述规则。

请登录后发表评论

    没有回复内容