MIG v3.1,Virtex-6  – 在综合中启用KEEP_HIERARCHY选项会导致错误:PhysDesignRules:368在BitGen期间-Altera-Intel社区-FPGA CPLD-ChipDebug