MIG 3.1,Virtex-5 FPGA DDR2  – 仿真和硬件中的低频可能会发生TWTR违规-Altera-Intel社区-FPGA CPLD-ChipDebug