MIG v2.3,Virtex-5 DDR2  – 使用中心列库时,Virtex-5 TXT器件的定向布线限制不正确-Altera-Intel社区-FPGA CPLD-ChipDebug