MIG v2.3 – Virtex-5 DDR2多控制器：Example_Design和User_Design引脚不匹配

问题描述

在生成Virtex-5 FPGA DDR2多控制器设计时，引脚分配在提供的示例设计UCF和用户设计UCF中是不同的。

解决/修复方法

当前的MIG引脚算法按顺序为所有控制器分配user_design和example_design引脚。