MIG v2.3 – Virtex-5 DDR2 SDRAM双列 – 仿真中出现“错误:无操作时tRFC最大违规”Altera_wiki6年前发布90该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容