MIG v2.3  –  Virtex-5 DDR2 SDRAM双列 – 仿真中出现“错误:无操作时tRFC最大违规”-Altera-Intel社区-FPGA CPLD-ChipDebug