MIG v2.3  –  Spartan-3代DDR / DDR2 SDRAM:提供的user_design UCF中fifo_we_clk约束的层次结构不正确-Altera-Intel社区-FPGA CPLD-ChipDebug