MIG v2.3,Virtex-5 DDR SDRAM  – 如果仿真测试台(sim_tb_top.v / .vhd)中参数RST_ACT_LOW的值从“1”变为“0”,仿真仍保持复位状态-Altera-Intel社区-FPGA CPLD-ChipDebug