MIG v2.3,Virtex-5 DDR SDRAM – 如果仿真测试台(sim_tb_top.v / .vhd)中参数RST_ACT_LOW的值从“1”变为“0”,仿真仍保持复位状态Altera_wiki6年前发布220该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容