MIG v2.3 – Virtex-5 QDRII，DDRII，多控制器：提供的高电平有效复位逻辑在仿真中无法正常工作

问题描述

使用Virtex-5 QDRII SRAM，DDRII SRAM和多控制器设计时，如果未选择MIG“使用DCM”选项（未使用DCM设计），则提供的高电平有效复位逻辑将无法正常工作。

解决/修复方法

出现此问题的原因是在仿真测试平台（sim_tb_top.v / .vhd）端口中实例化的DCM原语映射了错误的重置信号。

要解决此问题，必须将端口映射修改为正确的重置信号。

DDRII SRAM – Verilog

目前的实施：

.RST（user_reset_in） 修复：

.RST（~sys_rst_n）

DDRII SRAM – VHDL

目前的实施：

RST => user_reset_in 修复：

signal not_sys_rst_n;

。

。

开始

not_sys_rst_n <= not（sys_rst_n）;

U_DCM_ADV：DCM_ADV

港口映射（

。

。

RST => not_sys_rst_n

）;

QDRII SRAM – Verilog

目前的实施：

.RST（user_reset_in） 修复：

.RST（~sys_rst）

QDRII SRAM – VHDL

目前的实施：

RST => user_reset_in 修复：

信号not_sys_rst;

。

。

开始

not_sys_rst <= not（sys_rst）;

U_DCM_ADV：DCM_ADV

港口映射（

。

。

RST => not_sys_rst

）;

多控制器 – Verilog

目前的实施：

.RST（sys_rst_in） 修复：

.RST（~sys_rst_n）

多控制器 – VHDL

目前的实施：

RST => sys_rst_in

固定：

信号not_sys_rst_in;

。

。

开始

not_sys_rst_in <= not（sys_rst_in）;

。

。

港口映射（

。

。

RST => not_sys_rst_in

）;