10.1到14.7 Virtex-5 MAP  – 错误:PhysDesignRules:1577  – 非法布线。 DCM_ADV块…-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1到14.7 Virtex-5 MAP – 错误:PhysDesignRules:1577 – 非法布线。 DCM_ADV块…

问题描述

我的设计在ISE Design Suite 10.1版中失败,出现以下“非法布线”错误。

解决/修复方法

此DRC错误消息由DCM_ADV上存在悬空输出信号触发,该信号应该已被修整但未被修整。

由于DRC检查正在寻找信号上的特定合法负载引脚,因此在未检测到它时会失败。

已知这种与DCM_ADV输出相关的特定修整错误有两个原因:

  1. DCM_ADV输入网络上的“S”属性可能会错误地影响输出网络的裁剪行为。 (Xilinx答复30112) Windows Linux和Solaris (Xilinx答复11630)
  2. 此裁剪问题也可能由“保持层次结构”约束引起。 -ignore_keep_hierarchy

(Xilinx答复23990)

请登录后发表评论

    没有回复内容