Virtex-4 / -II Pro Aurora v3.0 – ISE 10.1 IP更新3的发行说明和已知问题（IP_10.1.3）

问题描述

此答复记录包含随ISE 10.1 IP Update 3发布的Virtex-4 / Virtex-II Pro Aurora v3.0 Core的发行说明。

解决/修复方法

新功能

• GUI中的Simplex计时器选项。

已解决的问题

• Aurora XMDF文件包含未生成的文件的路径。
• * _veo.ejava和* _vho.ejava中的非标准参数化。
• Aurora v2.9：将属性移至顶层以获得更大的灵活性。
• 将X_CORE_INFO添加到Aurora 8B10B，支持Virtex-II Pro和Virtex-4 FX。
• 来自错误检测电路的Soft_error连接到GT11_init状态mach的PCS_RESET。
• REFCLK值中的舍入错误。
• CORE Generator生成的用户指南（UG061）已损坏。
• aurora_phase_align.vhd中缺少UNISIM库库声明。
• 使用component_name来控制配置是非标准的。
• Virtex-4 USRCLK与UG061中的Virtex-II Pro具有相同的定义。
• 注释提到为Loopback配置设置的TXPOST_TAP_PD值不正确。
• 某些参考时钟速度在仿真示例时会导致舍入误差。
• UCF文件LOC约束中的错误。
• 启动UG173时，Aurora中提供的ISE流程不正确。
• VHO文件为空。
• Virtex-4 Aurora – 无法高速运行。
• Virtex-4 Aurora – “all_soft_error_i”导致核心自行重置。
• Aurora Wizard v2.7为Virtex-4 FX60输出不正确的UCF。
• 顶级图形具有TXP / TXN和RXP / RXN反转。
• 生成实例化模板，但没有端口列表。
• 在PAR后仿真中，Aurora不能保持足够长的GSR。
• RXLOCK和TXLOCK在示例设计中进行了优化。
• LOOPBACK端口是硬编码的单一设计。
• Aurora向导：MGT选择GUI不直观，需要更多解释。
• IP符号引脚范围设置为表达式而不是值。

已知的问题

• 硬件验证受ML423板上可用通道数量的限制。高于16的车道未经过全面测试。
• REF_CLK输入为262.5MHz频率的设计在Link Up中存在问题。 DCM存在此频率问题。有关解决方法，请参阅（Xilinx答复23624） 。