MIG V2.3 + Virtex-5 DDR2 – 为什么MIG将Virtex-5 FPGA双列DDR2 SDRAM的最大频率限制在150 MHz?Altera_wiki6年前发布240该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDMIGSoCsxilinx
没有回复内容