MIG V2.3 + Virtex-5 DDR2  – 为什么MIG将Virtex-5 FPGA双列DDR2 SDRAM的最大频率限制在150 MHz?-Altera-Intel社区-FPGA CPLD-ChipDebug