MIG v2.2  –  DDR2 / QDRII多控制器设计需要修改用户测试平台,以便为两个存储器提供时钟和复位信号-Altera-Intel社区-FPGA CPLD-ChipDebug