MIG v2.2 – DDR2 / QDRII多控制器设计需要修改用户测试平台,以便为两个存储器提供时钟和复位信号Altera_wiki6年前发布130该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDMIGSoCsxilinx赛灵思
没有回复内容