MIG v2.2  – 使用Reserve Pins选项时,Virtex-5 QDRII x18 36位设计的引脚分配不正确-Altera-Intel社区-FPGA CPLD-ChipDebug