MIG v2.2  – 当选择顶部和底部存储体时,较大Spartan-3器件的DDR / DDR2 SDRAM设计不满足133 MHz-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG v2.2 – 当选择顶部和底部存储体时,较大Spartan-3器件的DDR / DDR2 SDRAM设计不满足133 MHz

问题描述

MIG工具和文档列出了使用顶部和底部组配置的所有Spartan-3 DDR / DDR2 SDRAM设计的最大频率支持为133 MHz。

解决/修复方法

这些较大器件中的长本地时钟布线延迟导致在读取数据时序分析中超过数据有效窗口。

因此,在XC3S2000,XC3S4000和XC3S5000器件中无法实现133 MHz的顶部和底部组配置。

左侧和右侧组选择设计不受这些长本地时钟布线延迟的影响,因此频率支持如MIG GUI和MIG用户指南中所示。

DDR2 SDRAM

DDR2器件的最低频率为125 MHz。

因此,顶部和底部组配置无法支持这些较大的Spartan-3器件。

必须使用左岸和右岸。

DDR SDRAM

对于DDR,当选择顶部和底部存储体时,XC3S2000,XC3S4000和XC3S5000器件的最大频率为110 MHz。

注意:仅当数据总线位于顶部和底部库时才会出现问题。

当数据总线位于左岸和右岸时,没有问题,地址和控制位于顶部和底部库中。

此问题已在MIG v2.3中得到解决。

请登录后发表评论

    没有回复内容