ISE MAP  – 用于调试“Pack:679”和“Pack:2811”失败的主答复记录-Altera-Intel社区-FPGA CPLD-ChipDebug

ISE MAP – 用于调试“Pack:679”和“Pack:2811”失败的主答复记录

问题描述

解决/修复方法

概述Pack的示例:679消息了解 消息 的三个部分:

  • 错误消息的第一部分列出了打包程序无法解析的硬MAP约束。
  • 消息的第二部分列出了所涉及的所有约束符号。
  • 第三部分和最后一部分描述了封隔器无法解决约束的原因。

包的示例:2811 消息:

  • 错误消息的第一部分列出了打包程序无法解析的硬MAP约束。
  • 消息的第二部分描述了失败的原因:“有多个填充符号”。
  • 第三部分和最后一部分列出了所涉及的所有符号。

调试步骤

  • 从第一部分确定导致问题的约束。
  • 检查所涉及的符号。
  • 分析错误摘要以确定冲突的原因。
  • 检查逻辑设计并与错误消息中提供的信息进行比较。
  • 如果冲突的性质仍不清楚,请尝试在FPGA编辑器的逻辑块编辑器中配置电路。
  • 搜索现有答案记录,查找与类似包装错误相关的已知问题。
  • 如果可以使用LBE成功实现逻辑设计并且没有找到已知问题来解释失败,则可以合理地假设已经识别出新的MAP包错误并且应该打开WebCase以向Xilinx报告问题。

Pack的当前已知原因:679错误 (Xilinx答复6968) – Floorplanner不检查Slice FF的时钟冲突(Xilinx答复18889) – MAP错误地优化MUXCY和XORCY到LUT导致冲突(Xilinx答复8926) – 意外地发出两个信号约束到相同的焊盘(Xilinx答复23694) – 失败的逆变器推送阻止合法的切片包

请登录后发表评论

    没有回复内容