XILINX FPGA使用ise的rom核,modelsim独立仿真的结果数据不变,地址在变化,求教下哪块出了问题?-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0