为什么我在VCS仿真中的混合端口RDW中获取新数据而不关心我真正的双端口RAM?xilinx_wiki6年前发布100 由于英特尔®Quartus®PrimePro Edition软件版本18.1及更早版本中的问题,您可能会在混合端口RDW(写入期间读取)中看到新数据而不是不关心行为。在VCS上运行仿真时,真正的双端口RAM上会出现此问题。 FPGAFPGA-CPLDQUARTUSSoCs
没有回复内容