是否建议同时使用IP内核：DDR3 MC和DDR3 PHY与DDR3配合使用？使用两个MT16JTF1G64HZ-1G1（16 GB）模块需要多少个IP内核DDR3 MC？-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面