为什么在仿真RAM时,RTL仿真与门级仿真中的RAM初始化值会有不同的结果:Max®II和Max®VCPLD的1-PORT IP?-Xilinx-AMD社区-FPGA CPLD-ChipDebug