为什么TimeQuest Timing Analyzer将串行闪存控制器II Intel FPGA IP中的csr_control_data_reg [0]报告为无约束时钟？xilinx_wiki6年前发布210该帖子内容已隐藏，请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDQUARTUSSoCs
![为什么TimeQuest Timing Analyzer将串行闪存控制器II Intel FPGA IP中的csr_control_data_reg [0]报告为无约束时钟？-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
没有回复内容