如何及时在Synopsys设计约束(.sdc)约束中找到节点?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如何及时在Synopsys设计约束(.sdc)约束中找到节点?

如果您使用的是英特尔®Quartus®PrimePro Edition软件,您可以在fitter计划阶段后创建时序网表,如果您使用的是英特尔®Quartus®Prime标准版软件,则可以在分析和综合阶段后创建时序网表。

在英特尔Quartus Prime标准版软件中,使用此命令生成时序网表:

create_timing_netlist -post_map

请登录后发表评论

    没有回复内容