quartus FIR ip核仿真问题-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • Altera_wiki的头像-ChipDebugAltera_wiki等级-LV1-ChipDebug0

      看看IP自己生成的testbench是怎样的，再对比一下自己的。

      4年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面