lattice ecp3 serdes 8B/10B接收数据乱码-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • 的头像-ChipDebug雀翎等级-LV1-ChipDebug作者0

      问题解决了，是配置问题，需要将Inverter Receive Signal进行使能“ENABLE”
      反向解决.jpg

      3年前
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

      看看是不是串位了，串位的话手动调整一下就好了。

      3年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面