module DDS_test;
// Inputs
reg clk;
reg rst_n;
reg [31:0] Fword;
reg [10:0] Pword;
// Outputs
wire [9:0] DA_DATA;
// Instantiate the Unit Under Test (UUT)
DDS uut (
.clk(clk),
.rst_n(rst_n),
.Fword(Fword),
.Pword(Pword),
.DA_DATA(DA_DATA)
);
initial begin
// Initialize Inputs
clk = 0;
rst_n = 0;
Fword = 0;
Pword = 0;
// Wait 100 ns for global reset to finish
#100;
// Add stimulus here
rst_n = 1;
#1000000;
$stop;
end
always#10 clk = ~clk;
endmodule
上面是ISE生成的激励文件,跑仿真时发现连时钟信号都没有变化
求大佬指点一下问题出在哪里
楼上说的不对,楼主在initial里明明有赋初值。
楼主,我把你的testbench在Vivado中试了一下,是没有问题的,所以我怀疑是你modelsim的仿真环境没有搭建好。
你的仿真,没有赋初值。。。比如时钟你就没有赋初值 。