AMBA-3-AHB-Lite协议中文-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

AMBA-3-AHB-Lite协议中文

该帖子部分内容已隐藏
付费阅读
10积分
AMBA AHB-Lite 是面向高性能的可综合设计,提供了一个总线接口来支持 Master 并提供高操作带宽。 AHB-Lite是为高性能,高频率系统设计的,特性包括: • Burst传输 • 单边操作 • 非三态 • 宽数据位,包括64、128、256、512和1024位 最普通的 AHB-Lite 从器件是内存器件,外部存储器接口和高带宽外围器件。 虽然低带宽外围器件可以连接到 AHB-Lite,但从系统性能考虑,应 当连接 到 APB 总线上,可以通过 APB 桥接实现。 图 1-1 是一个具有一个 Master 的 AHB-Lite 的系统,包括一个 Master 和三 个 Slave。利用内部逻辑生成了一个地址解码器和一个 Slave-to-Master 多路 转换器。

AMBA AHB-Lite 是面向高性能的可综合设计,提供了一个总线接口来支持
Master 并提供高操作带宽。
AHB-Lite是为高性能,高频率系统设计的,特性包括:
• Burst传输
• 单边操作
• 非三态
• 宽数据位,包括64、128、256、512和1024位
最普通的 AHB-Lite 从器件是内存器件,外部存储器接口和高带宽外围器件。
虽然低带宽外围器件可以连接到 AHB-Lite,但从系统性能考虑,应 当连接
到 APB 总线上,可以通过 APB 桥接实现。
图 1-1 是一个具有一个 Master 的 AHB-Lite 的系统,包括一个 Master 和三
个 Slave。利用内部逻辑生成了一个地址解码器和一个 Slave-to-Master 多路
转换器。

AHB-Lite Master 提供地址和控制信息来标识读写操作。图 1-2 显示了一个
AHB-Lite Master 接口。
图 1-2 Master 接口
1.1.2 Slave
AHB-Lite Slave 响应系统中由 Master 发起的传输。Slave 使用从解码器引出
的选择信号 HSELx 来控制对总线传输的响应。Slave 信号返回 Master 的信
号包括:
• 成功
• 失败
• 等待数据传输
图 1-3 是 AHB-Lite Slave 的接口:

请登录后发表评论

    没有回复内容