niosII 起步练习-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

niosII 起步练习

该帖子部分内容已隐藏
付费阅读
3积分
一:建立 niosII 系统。 第一小节:建立项目。 建立一个目录,比如 H:\DB2005\project\niosDK\Example\NiosSmall 启动 QuartusII4.2 软件。 选择 File -> New Project Wizard 在 Diectory,Name,Top-Level Entity 中如下填写,在你自己的项目中,你可以类比着填写:

一:建立 niosII 系统。
第一小节:建立项目。
建立一个目录,比如 H:\DB2005\project\niosDK\Example\NiosSmall
启动 QuartusII4.2 软件。
选择 File -> New Project Wizard
在 Diectory,Name,Top-Level Entity 中如下填写,在你自己的项目中,你可以类比着填写:
在 Add Files 中如下填写,在你自己的项目中,你可以类比着填写:
在 EDA Tools Setting 中如下填写,在你自己的项目中,你可以类比着填写:
最后,选择 Finish,就 OK 了!
在 H:\DB2005\project\niosDK\Example\NiosSmall 下建立一个 name 为 Setup.tcl 的 file,其内
容如下: (注意:这个目的是进行管脚锁定,需要根据设计所须的器件
进行修改!)
#Setup.tcl
# Setup pin setting
set_global_assignment -name RESERVE_ALL_UNUSED_PINS “AS INPUT TRI-STATED”
set_global_assignment -name ENABLE_INIT_DONE_OUTPUT ON
set_location_assignment PIN_16 -to OSC0
set_location_assignment PIN_125 -to RESET_
set_location_assignment PIN_28 -to LED\[0\]
set_location_assignment PIN_85 -to LED\[1\]
set_location_assignment PIN_96 -to LED\[2\]
set_location_assignment PIN_97 -to LED\[3\]
很浅显的 Script, 主要内容是: 1 :将不使用的引脚设置为 TRI-STATED 。 2 : 将
INIT_DONE_OUTPUT 功能打开 3:一次性 map 引脚。你可以根据需要修改。
然后打开 Tools -> Tcl Scripts,选中刚才编辑的 Script 文件:Setup,并点击 Run
第二小节:生成一个可调试的 nios 最小系统
选择 Tools -> SopcBuilder,启动 Altera SOPC Builder
启动 Altera SOPC Builder 后,SOPC Builder 会立刻弹出对话框
填入 System Name,比如 sopc_NiosSmall;HDL Language ,比如选择 verilog,最后确认,点击

请登录后发表评论

    没有回复内容