CPLD-FPGA 的基本知识.pdf-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

CPLD-FPGA 的基本知识.pdf

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看

第一章 CPLD/FPGA 的基本知识
(一)可编程逻辑器件的历史和概述
随着数字电路应用越来越广泛,传统通用的数字集成芯片已经难以满足系统
的功能要求,而且随着系统复杂程度的提高,所需通用集成电路的数量呈爆炸
性增值,使得电路的体积膨大,可靠性难以保证。此外,现代产品的生命周期
都很短,一个电路可能需要在很短的周期内作改动以满足新的功能需求,对于
采用通用的数字集成电路设计的电路系统来说即意味着重新设计和重新布线。
因此,系统设计师们希望自己设计专用集成电路(ASIC)芯片,而且希望 ASIC 的
设计周期尽可能短,最好是在实验室里就能设计出合适的 ASIC 芯片,并且立即
投入实际应用之中,因而出现了现场可编程逻辑器件(FPLD),其中应用最广泛
的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存
贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制,它们只能
完成简单的数字逻辑功能。
其后,出现了一类结构上稍复杂的可编程芯片,即可编程逻辑器件(PLD),
它能够完成各种数字逻辑功能。典型的 PLD 由一个“与”门和一个“或”门阵
列组成,而任意一个组合逻辑都可以用“与一或”表达式来描述,所以, PLD
能以乘积和的形式完成大量的组合逻辑功能。
这一阶段的产品主要有 PAL(可编程阵列逻辑)和 GAL(通用阵列逻辑)。PAL
由一个可编程的“与”平面和一个固定的“或”平面构成,或门的输出可以通
过触发器有选择地被置为寄存状态。 PAL 器件是现场可编程的,它的实现工艺
有反熔丝技术、EPROM 技术和 EEPROM 技术。还有一类结构更为灵活的逻辑器件
是可编程逻辑阵列(PLA),它也由一个“与”平面和一个“或”平面构成,但是
这两个平面的连接关系是可编程的。 PLA 器件既有现场可编程的,也有掩膜可
编程的。 在 PAL 的基础上,又发展了一种通用阵列逻辑 GAL (Generic Array
Logic),如 GAL16V8,GAL22V10 等。它采用了 EEPROM 工艺,实现了电可按除、
电可改写,其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活
性,至今仍有许多人使用。 这些早期的 PLD 器件的一个共同特点是可以实现速
度特性较好的逻辑功能,但其过于简单的结构也使它们只能实现规模较小的电
路。
为了弥补这一缺陷,20 世纪 80 年代中期。 Altera 和 Xilinx 分别推出了类
似于 PAL 结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门
阵列类似的 FPGA(Field Programmable Gate Array),它们都具有体系结构和逻
辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了 PLD 和通用
门阵列的优点,可实现较大规模的电路,编程也很灵活。与门阵列等其它
ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造
成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等
优点,因此被广泛应用于产品的原型设计和小批量产品生产(一般在 10,000 件
以下)之中。几乎所有应用门阵列、PLD 和中小规模通用数字集成电路的场合均
可应用 FPGA 和 CPLD 器件。

嵌入式控制科

请登录后发表评论

    没有回复内容