verilog 的基础知识 pdf-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

verilog 的基础知识 pdf

该帖子部分内容已隐藏
付费阅读
已售 1
3积分
硬件描述语言      是硬件设计人员和电子设计自动化   工具之间的界面 其主要目的是用来编写设计文件 建立电子系统行为级的仿真 模型 即利用计算机的巨大能力对用  或  建模的复杂数字逻辑进行仿真 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表  根据 网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模 型 仿真验证无误后 用于制造  芯片或写入  和  器件中 在   技术领域中把用 语言建立的数字模型称为软核   把用 建模和综合后生成的网表称为固核   对这些模块的重复利用缩短了开发时间 提高了产品开发率 提高了设计效率 随着  平台上的   工具的发展  平台上的  和  仿真综合性 能已相当优越 这就为大规模普及这种新技术铺平了道路 目前国内只有少数重点设计单 位和高校有一些工作站平台上的   工具 而且大多数只是做一些线路图和版图级的仿 真与设计 只有个别单位展开了利用  和  模型 包括可综合和不可综合 的 进行复杂的数字逻辑系统的设计 随着电子系统向集成化 大规模 高速度的方向发 展 语言将成为电子系统硬件设计人员必须掌握的语言

第一节 
的基础语言知识
综述

硬件描述语言  
   是硬件设计人员和电子设计自动化

 工具之间的界面 其主要目的是用来编写设计文件 建立电子系统行为级的仿真
模型 即利用计算机的巨大能力对用 
或 
建模的复杂数字逻辑进行仿真
然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表  根据
网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模
型 仿真验证无误后 用于制造  芯片或写入 
和  器件中
在 
 技术领域中把用
语言建立的数字模型称为软核   把用

建模和综合后生成的网表称为固核   对这些模块的重复利用缩短了开发时间
提高了产品开发率 提高了设计效率
随着  平台上的 
 工具的发展  平台上的 
和 
仿真综合性
能已相当优越 这就为大规模普及这种新技术铺平了道路 目前国内只有少数重点设计单
位和高校有一些工作站平台上的 
 工具 而且大多数只是做一些线路图和版图级的仿
真与设计 只有个别单位展开了利用 
和 
模型 包括可综合和不可综合
的 进行复杂的数字逻辑系统的设计 随着电子系统向集成化 大规模 高速度的方向发

语言将成为电子系统硬件设计人员必须掌握的语言


传统的用原理图设计电路的方法已逐渐消失 取而代之
语言正被人们广泛接受
出现这种情况有以下几点原因
电路设计将继续保持向大规模和高复杂度发展的趋势 ! 年代”设计的规模将达到百万
门的数量级 作为科学技术大幅度提高的产物”芯片的集成度和设计的复杂度都大大增加
芯片的集成密度已达到一百万个晶体管以上 为使如此复杂的芯片变得易于人脑的理解
用一种高级语言来表达其功能性而隐藏具体实现的细节是很必要的 这也就是在大系统程
序编写中高级程序设计语言代替汇编语言的原因 工程人员将不得不使用
进行设计
而把具体实现留给逻辑综合工具去完成
电子领域的竞争越来越激烈 刚刚涉入电子市场的成员要面对巨大的压力 提高逻辑
设计的效率 降低设计成本 更重要的是缩短设计周期 多方位的仿真可以在设计完成之
前检测到其错误 这样能够减少设计重复的次数 因此 有效的
语言和主计算机仿
真系统在将设计错误的数目减少到最低限方面起到不可估量的作用 并使第一次投片便能
成功地实现芯片的功能成为可能
探测各种设计方案将变成一件很容易 很便利的事情 因为只需要对描述语言进行修
改 这比更改电路原理图原型要容易实现得多
 
早期的集成电路设计实际上就是掩模设计 电路的规模是非常小的 电路的复杂度也
很低 工作方式则主要依靠手工作业和个体劳动 #! 年后的今天 超大规模集成电路  
的电路规模都在百万门量极 由于集成电路大规模 高密度 高速度的需求 使电子设计
愈来愈复杂 为了完成 ! 万门以上的设计 需要制定一套新的方法 就是采用硬件描述语
言设计数字电路
 
   于 $ 年由 % 提出 随后

请登录后发表评论

    没有回复内容