大型设计中 FPGA 的多时钟设计策略.pdf

利用 FPGA 实现大型设计时，可能需要 FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。
FPGA 设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定 FPGA 必须
能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间 P 来决定，
如果 P 大于时钟周期 T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，
直到两个时钟周期以后才改变，如图 1 所示。
传输时间为信号在第一个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延
迟，再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少，
每一个 FPGA 设计所用的时钟必须具有低抖动特性。抖动 S 是触发器的一个时钟输入到另
一个触发器的时钟输入之间的最大延迟。为使电路正常工作，抖动必须小于两个触发器之间
的传输时间。
图 2 显示了如果抖动大于传输时间(S＞P)将出现的情况，该电路用时钟的两个上升沿来延
迟信号 1。然而，信号 1 上的一个改变会在相同的时钟周期上传输到的信号 3 上，从而引起
信号 2 的改变。因为 S＞P，电路将不能不正常。
须注意的是，时钟速率与传输延时并没有什么关系，甚至普通的 100bps 时钟也会出现抖动
问题。这意味着虽然 FPGA 供应商宣称他们的芯片具有较短的传输时间和很高的时钟速率，
但抖动问题可能会严重，甚至那些没有运行在最高速率上的设计也是如此。
好在 FPGA 供应商已经认识到时钟抖动的影响，并在他们的芯片中提供低抖动的布线资源。
这些特殊的布线能够在芯片中一个给定范围内的任何两个触发器之间提供一个确定的最大
抖动。部分产品的低抖动资源覆盖了整个芯片，而其它的则可能只覆盖了 FPGA 逻辑块中
的一个特定的行或列。对于一个需要很多不同时钟源的设计，这些低抖动 FPGA 是比较理
想的选择。
多时钟设计的最严重问题之一是用异步时钟将两级逻辑结合在一起。由于异步时钟会产生亚
稳态，从而严重降低设计性能，或完全破坏设计所能实现的功能。在触发器的时序要求产生
冲突时(设置时间和保持时间)将产生亚稳态，触发器的最终输出是未知的，并使整个设计处
于不确定状态。如果有一级逻辑要将数据异步地发送到另一级，图 3 所示的情形将不能满
足触发器的设置和保持时间要求。确切地说，如果设计中含有异步逻辑将有可能会产生亚稳
态。在处置异步资源时必需非常小心，因为这可能产生一些很严重的问题。
多时钟设计
本文以电信应用中的 E3 多路复用/解复用设计为例。如图 4 所示，多路复用器接收来自一
组独立线路接口芯片的 16 个独立 E1 信道，每一个信道都工作于 2.048MHz；经复用后，
这些 E1 流组合成 4 个 E2 流，分别工作在 8.0448MHz；4 个 E2 流最后组合成一个 E3 流，
以 34.368Mbps 的速率串行发送出去。在接收端执行相反的操作：解复用器从 E3 流提取 4
个 E2 数据流，然后从 E2 流提取 16 个 E1 流，最终将 E1 流发送到接收端的线路接口芯片。