Quartus II 中管脚上拉电阻(弱上拉)的设置方法-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

Quartus II 中管脚上拉电阻(弱上拉)的设置方法

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看

Quartus II 中管脚上拉电阻(弱上拉)的设置方法
在使用 Altera 的 FPGA 时候,由于系统需求,需要在管脚的内部加上上拉电阻。
Quartus II 软件中在 Assignment Editor 中可以设置。具体过程如下:
1. 在菜单 Assignments 中选择 Assignment Editor.
2. 在弹出的界面里选择 I/O Features.找到 Node.

 

请登录后发表评论

    没有回复内容