该帖子部分内容已隐藏
付费阅读
10积分
内容简介】本书主要讲解了FPGA设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述FPGA中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。.
本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的FPGA设计者。..
本书以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，本书能够取代有限的工业经历，免去读者学习的困难。这种先进的，实用的方法，成为此书的特色。
这本书把多年推广到诸多公司和工程师团队的经验以及由专门的白皮书和应用要点汇集的许多知识进行浓缩，可以用来完善工程师的知识，帮助他们成为高级的FPGA设计者。
【作译者介绍】
本书提供作译者介绍
Steve Kilts，Spectrum Design Solutions公司的创始人之一，首席设计工程师。Steve拥有广泛的FPGA设计经验，包括应用在dsp、高速计算和总线体系结构、集成电路测试系统、工业自动化和控制、音频、视频、嵌入式微处理器、PCI、医疗系统设计，商业航空和asic原型。Steve和他的团队已为部分财富100强公司和小型创业者们成功地完成了众多项目。
目录
译者序
前言
第1章 高速度结构设计
1.1 高流量
1.2 低时滞
1.3 时序
1.3.1 添加寄存器层次
1.3.2 并行结构
1.3.3 展平逻辑结构
1.3.4 寄存器平衡
1.3.5 重新安排路径
1.4 小结
第2章 面积结构设计
2.1 折叠流水线
2.2 基于控制的逻辑复用
2.3 资源共享
2.4 复位对面积的影响
2.4.1 无复位的资源
2.4.2 无置位的资源
2.4.3 无同步复位的资源
2.4.4 复位RAM
2.4.5 利用置位／复位触发器引脚
2.5 小结
第3章 功耗结构设计
3.1 时钟控制
3.1.1 时钟偏移
3.1.2 控制偏移
3.2 输入控制
3.3 减少供电电压
3.4 双沿触发触发器
3.5 修改终端
3.6 小结
第4章 设计实例：高级加密标准
4.1 AES结构
4.1.1 一级字节代换
4.1.2 零级行间移位
4.1.3 两个流水线级列混合
4.1.4 一级轮密钥加
4.1.5 紧缩结构
4.1.6 部分流水线结构
4.1.7 完全流水线结构
4.2 性能与面积
4.3 其他的优化
第5章 高级设计
5.1 抽象设计技术
5.2 图形状态机
5.3 DSP设计
5.4 软硬件协同设计
5.5 小结
第6章 时钟区域
6.1 跨越时钟区域
6.1.1 准稳态
6.1.2 解决方案一：相位控制
6.1.3 解决方案二：双跳技术
6.1.4 解决方案三：fifo结构
6.1.5 分割同步模块
6.2 在ASIC样机中的门控时钟
6.2.1 时钟模块
6.2.2 选通移除
6.3 小结
第7章 设计实例：12S与SPDIF
7.1 I2S
7.1.1 协议
7.1.2 硬件结构
7.1.3 分析
7.2 SPDIF
7.2.1 协议
7.2.2 硬件结构
7.2.3 分析
第8章 实现数学函数
8.1 硬件除法
8.1.1 乘法和移位
8.1.2 迭代除法
8.1.3 Goldschmidt方法
8.2 泰勒和Mactaurin级数展开
8.3 CORDIC算法
8.4 小 结
第9章 设计实例：浮点单元
9.1 浮点格式
9.2 流水线结构
9.2.1 verilog实现
9.2.2 资源和性能
第10章 复位电路
10.1 同步和异步复位
10.1.1 完全异步复位的问题
10.1.2 完全同步复位
10.1.3 异步确立同步释放
10.2 混合复位类型
10.2.1 不可复位触发器
10.2.2 内部产生复位
10.3 多时钟区域
10.4 小结
第11章 高级仿真
11.1 测试台结构
11.1.1 测试台元件
11.1.2 测试台流程
11.2 系统激励
11.2.1 MATLAB
11.2.2 总线功能模型
11.3 编码覆盖范围
11.4 门级仿真
11.5 触发覆盖范围
11.6 运行时间陷阱
11.6.1 时间刻度
11.6.2 毛刺抑制
11.6.3 组合延时模型
11.7 小结
第12章 综合编码
12.1 判决树
12.1.1 特权与并行性
12.1.2 完全条件
12.1.3 多控制分支
12.2 陷阱
12.2.1 阻塞与非阻塞
12.2.2 for环路
12.2.3 组合环路
12.2.4 推论的锁存器
12.3 设计组织
12.3.1 分割
12.3.2 参数化
12.4 小结
第13章 设计实例：安全散列算法
13.1 SHA-1结构
13.2 实现结果
第14章 综合优化
14.1 速度与面积
14.2 资源共享
14.3 流水线、重新定时和寄存器平衡
14.3.1 复位对寄存器平衡的影响
14.3.2 重新同步寄存器
14.4 有限状态机编译
14.5 黑匣子
14.6 物理综合
14.6.1 前向注释和反向注释
14.6.2 基于图形的物理综合
14.7 小结
第15章 布图
15.1 设计分割
15.2 关键路径布图
15.3 布图风险
15.4 最佳布图
15.4.1 数据通道
15.4.2 高扇出
15.4.3 器件结构
15.4.4.可重用性
15.5 减小功耗
15.6 小结
第16章 布局布线优化
16.1 优化约束
16.2 布局和布线之间的关系
16.3 逻辑复制
16.4.跨层次优化
16.5 I／O寄存器
16.6 封装因子
16.7 映射逻辑到RAM
16.8 寄存器排序
16.9 布局种子
16.1 0指导布局和布线
16.1 1小结
第17章 设计实例：微处理器
17.1 SRC结构
17.2 综合优化
17.2.1 速度与面积
17.2.2 流水线
17.2.3 物理综合
17.3 布图优化
17.3.1 分割布图
17.3.2 关键路径布图：提取1
17.3.3 关键路径布图：提取2
第18章 静态时序分析
18.1 标准分析
18.2 锁存器
18.3 异步电路
18.4 小结
第19章 PCB的问题
19.1 电源供电
19.1.1 供电要求
19.1.2 稳压
19.2 去耦电容
19.2.1 概念
19.2.2 计算数值
19.2.3 电容器布局
19.3 小结
附录A AES密码的流水线级
附录B SRC处理器的顶层模块
参考文献
没有回复内容