华为 海思coding style.doc 海思高校合作——QA培训资料 RTL CODE 规范-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

华为 海思coding style.doc 海思高校合作——QA培训资料 RTL CODE 规范

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看

海思高校合作——QA培训资料

  • RTL CODE 规范

1.标准的文件头

    在每一个版块的开头一定要使用统一的文件头,其中包括作者名,模块名,创建日期,概要,更改记录,版权等必要信息。

统一使用以下的文件头:

// **************************************************************

// COPYRIGHT(c)2005, Hislicon Technologies Co, Ltd

// All rights reserved.

//

// IP LIB INDEX :  IP lib index just sa UTOPIA_B

// IP Name      :  the top module_name of this ip, usually, is same

//                as the small ip classified name just as UTOPIA

// File name     :  file_name of the file just as tx_fifo.v

// Module name  :  module_name of this file just as TX_FIFO

// Full name     :  complete Emglish nme of this abbreviated

//

// Author        :  Athor/ID 

// Email         :  Authors email

// Data          :   

// Version        :  V 1.0

//

//Abstract        :

// Called by       :  Father Module

//

// Modification history

// ——————————————————————————————————

// //

// $Log$

//

// *********************************************************************

  1. 标准的module 格式 (module 整体结构)

对于模块的书写采用统一的格式便于项目内部成员的理解和维护,我们用批处理建立了一个MODULE模块,其内容解释如下:

  • 端口定义按照输入,输出,双向的顺序:
  • 模块名、模块例化名统一,例化名前加大写U_以区分 ( 多次例化另加标识 ),三者关系:

文件名 :xxx .v    (小写)

请登录后发表评论

    没有回复内容