华为同步电路设计规范.pdf 密码:openfree-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

华为同步电路设计规范.pdf 密码:openfree

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看

目 录
1 设计可靠性 4
2 时序分析基础 4
3同步电路设计 5
3.1同步电路的优越性 5
3.2 同步电路的设计规则 6
3.3 异步设计中常见问题及其解决方法 6
3.4 不建议使用电路 17
4SET和RESET信号处理 18
5 时延电路处理 19
6 全局信号的处理方法 20
7 时序设计的可靠性保障措施 24
8ALTERA参考设计准则 25

请登录后发表评论

    没有回复内容