华为FPGA设计规范.docchipdebug2年前更新260该帖子部分内容已隐藏付费阅读3积分黄金会员2钻石会员1登录购买此内容为付费阅读，请付费后查看目 录 基于HDL的FPGA设计流程概述 1.1 设计流程图 1.2 关键步骤的实现 1.2.1 功能仿真 1.2.2 逻辑综合 1.2.3 前仿真 1.2.4 布局布线 1.2.5 后仿真（时序仿真） Verilog HDL设计 2.1 编程风格（Coding Style）要求 2.1.1 文件 2.1.2 大小写 2.1.3 标识符 2.1.4 参数化设计 2.1.5 空行和空格 2.1.6 对齐和缩进 2.1.7 注释 2.1.8 参考C语言的资料 2.1.9 可视化设计方法 2.2 可综合设计 2.3 设计目录 逻辑仿真 3.1 测试程序（test bench） 3.2 使用预编译库 逻辑综合 4.1 逻辑综合的一些原则 4.1.1 关于LeonardoSpectrum 4.1.1 大规模设计的综合 4.1.3 必须重视工具产生的警告信息 4.2 调用模块的黑盒子（Black box）方法 参考 修订纪录 此处内容已隐藏，请付费后查看
没有回复内容