一种适用于高速 CMOS 图像传感器中的采样保持电路设计.pdf

摘要：设计了一种适用于高速 CMOS 图像传感器中积分器阵列的采样保持电路。在采样保持电路的保持路径中采用一种抑制

衬底偏压效应的 T 型开关，取代传统的 CMOS 传输门开关，可以抑制衬底偏压效应带来的阈值变化，保证开关导通电阻的线

性度，同时由于在开关设计中引入了 T 型结构，减少高速输入下寄生电容引入的信号馈通效应，可以实现更为优化的关断隔

离。基于 SMIC（中芯国际）0.13 μm 标准 CMOS 工艺设计了一个适用于高速采样积分器阵列中的 CMOS 采样保持电路。Cadence

Spectre 仿真结果表明在输入信号达到奈奎斯特频率时，电路信噪失真比（SINAD）达到了 85.5dB, 无杂散动态范围 (SFDR)

达到 92.87dB，而功耗仅为 32.8mW。

采样保持电路主要有两种拓扑结构：电荷重分

配型和电容翻转型[5]。电荷重分配型可以处理较大

的输入共模变化，但其反馈系数小、对运放带宽要

求高、占用面积大等缺点使得它的应用一直受限。

本文采用电容翻转型架构，如图 1 所示，它在功耗

和噪声性能方面具有很大优势，Φ1，Φ2 是两相

不交叠时钟，Φ1p 是与Φ1 同步但提前关断的时钟

信号。当Φ1 信号有效时，电路处于采样状态，输

入差分信号被采样到电容 C 上，Φ1 关断前，Φ1p

提前关断，使得电容 C 不再有电荷泄放的直流通道，

因此不会有来自采样开关的电荷注入和时钟馈通

到采样电容。当Φ2 信号有效时，电容 C 发生翻转，

其底极板接到运放的输出端，电路处于保持状态，

由于电荷守恒，运放的输出端将保持Φ1 相断开前

的电压值。在两相不交叠时钟下，电路完成了采样

保持的功能。