最全 Modelsim 学习资料集分享-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

最全 Modelsim 学习资料集分享

该帖子部分内容已隐藏
付费阅读
已售 5
3积分
此内容为付费阅读,请付费后查看

│ ModelSim SE 十分钟入门.pdf
│ modelsim(自创).ppt
│ Modelsimbaiwen1.chm
│ Modelsimbaiwen2.chm
│ Modelsim_presentation.ppt
│ Modelsim中文教程.pps
│ Modelsim仿真.pdf
│ modelsim使用教程.pdf
│ Modelsim使用教程().pdf
│ Modelsim入门.pdf
│ Modelsim简明操作指南.pdf
│ tree.txt

└─modelsim视频教程+源文件
├─AVI
│ 1-1.avi
│ 3-1.avi
│ 4-1.avi
│ 4-2.avi
│ 5-1.avi
│ 5-2.avi
│ 5-3.avi
│ 6-1.avi
│ 6-2.avi
│ 6-3.avi
│ 7-1.avi
│ 7-2.avi
│ 7-3.avi

├─Ch1
│ └─1-1
│ fulladd.v
│ quick.cr.mti
│ quick.mpf
│ test.v
│ transcript

├─Ch3
│ └─3-1
│ ac.v
│ alu.v
│ ar.v
│ control.v
│ cpu.v
│ dr.v
│ ir.v
│ m.v
│ pc.v
│ top.v
│ transcript
│ wave.awf

├─Ch4
│ ├─4-1
│ │ freedes.vhd
│ │ testbench.vhd
│ │
│ └─4-2
│ assemble.v
│ constants.v
│ exponent.v
│ flag.v
│ fpmul.v
│ multiply.v
│ normalize.v
│ prenorm.v
│ preprocess.v
│ round.v
│ shift.v
│ special.v
│ SynTestbed.v

├─Ch5
│ ├─5-1
│ │ divclk3.v
│ │ tb_divclk3.v
│ │
│ ├─5-2
│ │ fifo_syn_flag.v
│ │ fifo_syn_ram.v
│ │ fifo_syn_rdaddr_gen.v
│ │ fifo_syn_top.v
│ │ fifo_syn_wraddr_gen.v
│ │ fifo_top_tb.v
│ │
│ └─5-3
│ div2.v
│ my_design_out.wlf
│ tb_div2.v
│ wave_test.v

├─Ch6
│ ├─6-1
│ │ counter.fsdb
│ │ counter.v
│ │ novas.vhd
│ │ tb_counter.v
│ │
│ ├─6-2
│ │ modsimrand.v
│ │ modsimrand_plot.m
│ │
│ └─6-3
│ inverter.vhd

└─Ch7
├─7-1
│ constants.v
│ final_out.v
│ fpadd.v
│ fpalign.v
│ mantadd.v
│ normlizeadd.v
│ rounderadd.v
│ specialadd.v
│ tb_fpadd.v

├─7-2
│ fpadd.vo
│ fpadd_v.sdo
│ stratixii_atoms.v
│ tb_fpadd.v

└─7-3
fulladd.v
fulladd_timesim.sdf
fulladd_timesim.v
tb_fulladd.v

a95a5eae8c165939

请登录后发表评论