lattice ecp3 FPGA 用IDDR x2 加 FIFO 实现 DDRIO x4 源码-FPGA CPLD资料源码分享社区-FPGA CPLD-ChipDebug

lattice ecp3 FPGA 用IDDR x2 加 FIFO 实现 DDRIO x4 源码

该帖子部分内容已隐藏
付费阅读
3积分
此内容为付费阅读,请付费后查看

lattice ecp3 FPGA原本没有IDDR x4 或 ODDR x4, 只有IDDR x2, ODDR x2。可以通过FIFO完成这个转换,工程代码如下,其它FPGA也可以用类似方法实现。

请登录后发表评论

    没有回复内容