该组件是一个基本的 AXI4 到 SPI 闪存接口（1 位只读模式）。用于执行存储在 FPGA 配置 SPI PROM 中的引导加载程序。
界面
| 姓名 | 描述 |
|---|---|
| clk_i | 时钟输入 |
| rst_i | 异步高电平有效复位 |
| 进口_* | AXI-4 从接口 |
| spi_clk_o | SPI主时钟输出 |
| spi_mosi_o | SPI主数据输出 |
| spi_cs_o | SPI主芯片选择（低电平有效） |
| spi_miso_i | SPI主数据输入 |
特征
- 单比特 SPI 闪存支持（3 个地址周期）。
- AXI4 从站支持单次和突发。
- 支持支持读取页面命令 (0x03) 的 SPI-Flash 设备。
- 仅支持 CPOL=0、CPHA=0 SPI（模式 0）。
测试
在仿真下验证并在 FPGA 上测试（XC7A35T 与 N25Q64A SPI-PROM）。
配置
- 参数 CLK_DIV – clk_i 的时钟分频比 -> spi_clk_o (spi_clk = clk_i / (1 + CLK_DIV))
- 参数 tSLCH_CYCLES – 从片选到 SPI 传输开始的 clk_i 周期数
- 参数 tSLSL_CYCLES – clk_i 周期数芯片选择必须在传输之间保持非活动状态
区域（默认配置，Vivado，7 系列）
- 切片 LUT：341
- 切片寄存器：162
- 块内存：0
- 数字信号处理器：0
下载地址：
