该组件提供了从标准 UART 接口 (8N1) 到 AXI4 总线主控器和 GPIO 接口的桥接。
这对于具有 FTDI UART 接口的 FPGA 开发板非常有用，其中需要加载存储器、窥视、戳 SoC 状态。
测试
多年来广泛用于各种 Xilinx FPGA。
配置
- CLK_FREQ – 时钟 (clk_i) 频率（以 Hz 为单位）。
- UART_SPEED – UART 波特率 (bps)
- AXI_ID – 用于事务的 AXI ID
软件
包含的基于 python 的实用程序提供 peek 和 poke 访问，以及二进制加载/转储支持。
例子：
# Read a memory location (0x0)
./sw/peek.py -d /dev/ttyUSB1 -b 115200 -a 0x0
# Write a memory word (0x0 = 0x12345678)
./sw/poke.py -d /dev/ttyUSB1 -b 115200 -a 0x0 -v 0x12345678下载地址：
